DIGITAL AUDIO 解碼器實現方式討論

DIY 電子電路技術相關討論專區。

版主: Jeff, Korping_Chang

DIGITAL AUDIO 解碼器實現方式討論

文章elfchen 發表於 週三 12月 28, 2005 2:22 pm

小弟想DIY一套解碼器,下麵幾種方式選擇比較躊躇:

1.DIR+SRC(LOCAL OSC)+DIGITAL FILTER+DAC

2.DIR+DIGITAL FILTER+DAC

3.DIR+FIFO+BLACKFIN BF561(600MHZ DUAL CORE)+DAC

3號方式會在半年后去做,手中已有BF561 DEMO PCB

關于1號,很對人對SRC的音質有微辭,暫時放棄。

關于2號,是IC厰傢推薦方式,但由于在不同SAMPLE RATE下,對
bit clock 要求不一樣,所以無法使用LOCAL OSC,怎么相對減小JITTER呢。
本人用的是CS8414+DF1704+PCM1704.
可不i以這樣:在CS8414的MCK后加一個 PLL&BUFFER的IC,
如ICS的ICS91305,給后麵的DF1704和PCM1704。
ICS91305有四OUTPUT ,且是Zero input - output delay,
平均JITTER 14PS(TYP)。
CS8414+DF1704用MICROCHIP 的16F630控製,PCB用四層,有
完整電源和地的映象,做impedance control ,大概55歐。
電源用fast transient response的LDO,備選的有NS的LMS1585
LP3965。

各位DX給小弟一點意見,謝謝! :ya:
elfchen
SR40
SR40
 
文章: 0
註冊時間: 週三 12月 28, 2005 1:52 pm

文章Dream_Reader 發表於 週五 12月 30, 2005 4:37 pm

你選的Clock元件都是高Jitter的元件, 建議你可以到Epson網站去找Low jitter的OSC, 對音質會有很大的幫助.
Dream_Reader
SR125
SR125
 
文章: 330
註冊時間: 週三 4月 11, 2001 4:25 am
來自: 中華民國,,

文章elfchen 發表於 週六 12月 31, 2005 8:44 am

Dream_Reader 寫:你選的Clock元件都是高Jitter的元件, 建議你可以到Epson網站去找Low jitter的OSC, 對音質會有很大的幫助.



我選的方案中沒用local osc,clock源是從CS8414來的(應為沒有採用SRC,所以不太容易使用local osc),這是厰傢推薦方案。但在CS8414的MCK后麵又接一級PLL&Buffer,送給DF1704,它的JITTER(SHORT TERM JITTER)並不高。

想方案簡單,聲音又好,對CLOCK處理會比對SDATA來得有傚。
elfchen
SR40
SR40
 
文章: 0
註冊時間: 週三 12月 28, 2005 1:52 pm

文章Dream_Reader 發表於 週日 1月 01, 2006 11:15 am

ICS91305只是一般Clock buffer本身並無DeJitter功能.
Dream_Reader
SR125
SR125
 
文章: 330
註冊時間: 週三 4月 11, 2001 4:25 am
來自: 中華民國,,


回到 音響 DIY 電路技術討論

誰在線上

正在瀏覽這個版面的使用者:沒有註冊會員 和 90 位訪客