版主: aeolusyung, zhang230631, suzumiyaminami
DIR1703無法同時提供44.1K or 48K的倍頻,除非使用兩組OSC. 提供一下我的設計給大家參考,我是使用DIR1701加上12Mhz(+/-5ppm) fundamental mode crystal, 使用fundamental mode crystal 的jitter 決對比使用TCXO小上數十倍, 另外再加上一級AD1896作為倍頻跟Dejitter用,當然AD1896的Operation clock也要使用fundamental mode OSC才能保持最低的jitter. 這個方式的缺點是crystal 跟OSC都是定製品, 需要有耐心等零件.
JamesT,
像AD1890 or AD1892這種產品就算有人要送我一千顆我都懶得理他, 而AD1896就不同了,我主要是看上它Dejitter的能力, 它在距離中心頻率100Hz下還有-55dB的衰減率,可以說是無人可及的. 當然前提是輸入訊號的jitter不能太離譜,目前看起來是以DIR1701/1703的架構最理想. 跟CS8412/8414不同的地方是DIR1701多了一組使用外部的參考頻率的PLL電路, 從SPDIF進來的訊號送入第一組PLL將Clock再生出來,用來解出數位資訊. 使用外部參考頻率的第二組PLL產生跟第一組PLL相同但是高穩定度的頻率. 而解讀出來的數位資料則透過FIFO與第二組頻率進行再同步的動作,這也是DIR1701 jitter可以小於85ps/RMS的原因. 之後再將這資料送入AD1896再作一次Dejitter的動作後,再送入DF1706作digiter filter跟interpolation再送到DAC chip,就可以得到一個相當不錯的效果. 當然這還是比不上直接使用浮點式DSP作Dejitter, digiter filter跟interpolation的效果.
LIBERTY,
這個電路給你也沒用,因為這需要使用多層板才作得出來好的效果,而且一次要兩種板子. 另外是為了減小數位訊號的變形跟雜訊干擾,我用了釵h特殊的零件,這些零件電料行是買不到的. 但是等完成後我會放一套在音悅音響給有興趣的朋友試聽,因為我還內建了耳機放大器,不過我用的是數位式音量控制,可能不是每個朋友都喜歡.
正在瀏覽這個版面的使用者:沒有註冊會員 和 127 位訪客