版主: Jeff, Korping_Chang
Dream_Reader 寫:mtlin12 寫:Dream_Reader 寫:看諸位討論了許久, 有沒有人可以說明一下TIM失真形成的原因呢?
我完全照書說說TIM,Transient Inter MOdulation(暫態互調制)
是暫態快速的波形輸入時產生的現象。例如將方波a輸入到上沿慢
的放大器,其輸出波形b就像下圖一般有圓滑的上下沿
10KHz速度還可以
100KHz時已經有圓滑化
如果將b的幾分之一(假設1/10)回饋到輸入端,可想見b*1/10=c
c波形已經與方波a不相似,再輸入時就產生訊號差(上下兩邊緣有
尖峰),這樣在放大器內被破壞的波形經過進一步放大後,就會輸
出有失真的波形e。
在放大途中,波形被破壞的狀態加入其他訊號便產生TIM失真。
由於方波有很多高次諧波,若產生非常多這樣的失真,對音質
有重大影響。
因此減輕TIM失真的方法之一,要考慮盡可能加快放大器的上沿。
(日塚茂一書P16~17,部份字句有稍微修改)
其實不管是暫態波形或是穩態正弦波放大器本身對輸入訊號處理的方式都是一樣的, 以附圖中100Khz方波圖為例, 在可以明顯看出輸入訊號與輸出訊號有時間差, mtlin12兄您將之定義為相位差, 但是如果您的示波器時間軸的解析度夠高的其實在10Khz波形中依舊可以看到與100Khz相同的時間差, 即使把負回授拿掉其時間差還是依舊, 這就是訊號處理的速度, 這在二十多年前手邊很難找到可以測試這些現象的儀器設備來做觀察, 但是在今日 數十G Samples/Sec數位示波器隨手可得, 可以送出pS級暫態脈衝的訊號產生器到處都是的時代, 要量測DB-01各級時間延遲與電壓電流變化, 已不是問題了. 所以若有懷疑或知識上不足以解釋的地方, 直接量一看看不就成了嗎?
uuu 寫:
KO桑...
你還有沒有講完...
要講也直接講完嘛
mtlin12 寫:uuu兄,您就憑藉縮小的照片論斷,說什麼
100Khz"邊緣已非圓滑(Smooth)呈波浪斜坡上昇 "來兩張大照片給老人家瞧瞧:
真的上昇邊緣也變粗?
真的呈波浪斜坡上昇?
wensan 寫:mtlin12 寫:uuu兄,您就憑藉縮小的照片論斷,說什麼
100Khz"邊緣已非圓滑(Smooth)呈波浪斜坡上昇 "來兩張大照片給老人家瞧瞧:
真的上昇邊緣也變粗?
真的呈波浪斜坡上昇?
我就說吧!舞刀弄劍乃是外家功夫。一個波形,各有各的解讀............。不從內功心法下手,武功難有大成!
.......本派講求內功心法,從根基打起......,唸一段給各位聽聽:
.........欲練神功,引刀自.........咦!.....葵花......
錯了!錯了!拿錯本了............
wensan 寫:mtlin12 寫:uuu兄,您就憑藉縮小的照片論斷,說什麼
100Khz"邊緣已非圓滑(Smooth)呈波浪斜坡上昇 "來兩張大照片給老人家瞧瞧:
真的上昇邊緣也變粗?
真的呈波浪斜坡上昇?
我就說吧!舞刀弄劍乃是外家功夫。一個波形,各有各的解讀............。不從內功心法下手,武功難有大成!
.......本派講求內功心法,從根基打起......,唸一段給各位聽聽:
.........欲練神功,引刀自.........咦!.....葵花......
錯了!錯了!拿錯本了............
Dream_Reader 寫:半導體的傳遞延遲原本就要以載子移動來做分析啊! RLC分析是用來做功率傳遞用的, 當然你也可以用RLC常數來計算Delay Time但是只能用在被動網路上吧!
Dream_Reader 寫:提個問題吧, 假設有一輸出組抗為50ohm振幅為0.1V寬度50pS的完美脈衝波為訊源將之注入DB-01放大器後, 請問在DB-01的輸出端的響應如何?
wensan 寫:
什麼是「主動」、「被動」啊?
「半導體元件」明明自己不能產生能源,應該是「非線性時變」或「非線性非時變」的「被動元件」,為什麼總被當成「主動元件」呢?
Dream_Reader 寫:wensan 寫:
什麼是「主動」、「被動」啊?
「半導體元件」明明自己不能產生能源,應該是「非線性時變」或「非線性非時變」的「被動元件」,為什麼總被當成「主動元件」呢?
對不起喔! 沒學過「非線性時變」或「非線性非時變」可以講解一下, 順便做個證明吧!
我想在著裡出沒的朋友多的是電子電機系甚至是電子物理的相關學生甚至工作者吧! 這些人應該不會像我這麼差勁, 所以你不用擔心您的功力太強會打傷它們的!
Kit 寫:小弟插個嘴,我覺得mtlin學長
之前有提過DB-01的SR約為30V/us,我覺得這可能是受限於
input stage的SR。因為input stage的bias是2mA,而補償
電容為22pF,加上一個JFET的input capacitance也是有約
20~30pF(我是參考2SK170,Ciss=30pF),假設兩個JFET
的Ciss加上補償電容共80pF,這樣input stage的SR就是約
25V/us。所以就算拿掉Q25、Q26,DB-01的internal SR
應該還是受限於這裡吧。
skychu 寫:Kit 寫:小弟插個嘴,我覺得mtlin學長
之前有提過DB-01的SR約為30V/us,我覺得這可能是受限於
input stage的SR。因為input stage的bias是2mA,而補償
電容為22pF,加上一個JFET的input capacitance也是有約
20~30pF(我是參考2SK170,Ciss=30pF),假設兩個JFET
的Ciss加上補償電容共80pF,這樣input stage的SR就是約
25V/us。所以就算拿掉Q25、Q26,DB-01的internal SR
應該還是受限於這裡吧。
基本上您算的應該正確。此為第二級的SR值, 再乘以後一級(diamond buffer)的Av值(~=1), 大概就是此Amp的SR。而輸入級的SR,因還要乘以第二級的Av值,大都遠大於第二級的SR值,就省掉。
但您參考的JFET, 似乎用2SJ74 or 2N5465 較合適。而且有加串疊, 故電容值較小。
Kit 寫:wensan 寫:Kit 寫:[
每一本都是Iss/Cc,其中Iss是前一級的bias電流,Cc是補償電容。
.........幹!就只曉得迴轉率是Iss/Cc,其中Iss是前一級的bias電流,Cc是補償電容。都不曉得算出來的是這一級輸入端的迴轉率,還是輸出端的迴轉率...........#$@%!~$$#@!.......
我當然知道是哪裡的迴轉率啊,以這個例子來講當然是第二集輸入端的迴轉率。就算不知道,您有必要罵髒話嗎?我有對您有任何的不敬嗎?
Kit 寫:wensan 寫:Kit 寫:[
每一本都是Iss/Cc,其中Iss是前一級的bias電流,Cc是補償電容。
.........幹!就只曉得迴轉率是Iss/Cc,其中Iss是前一級的bias電流,Cc是補償電容。都不曉得算出來的是這一級輸入端的迴轉率,還是輸出端的迴轉率...........#$@%!~$$#@!.......
我當然知道是哪裡的迴轉率啊,以這個例子來講當然是第二集輸入端的迴轉率。就算不知道,您有必要罵髒話嗎?我有對您有任何的不敬嗎?
正在瀏覽這個版面的使用者:Google [Bot] 和 68 位訪客